디지털 논리회로 이해(반양장)

유비쿼터스 시대의 최첨단 디지털 시스템이라고 할지라도 디지털 논리회로 기술을 적용하지 않고서는 한 발자국을 디딜 수 없는 것이 사실이다. 이와 같이 디지털 논리회로 기술은 지금까지 그래왔던 것처럼 미래의 최첨단 기술 시대에서도 필수불가결한 IT 근간 기술들 중의 하나로 남을 것은 분명하다. 디지털 논리회로는 거의 모든 교육기관에서 디지털 기술 관련 과목으로 중요하게 여겨지고 있으며 기사시험 과목에도 포함되어 있다.



이 책의 특징은 대학교에서 한 학기 강의 동안 마칠 수 있는 분량으로 적절히 조정되어 있으며 디지털 이해를 시작으로 디지털 논리회로에서 필수적인 사항들을 보다 알기 쉽게 설명하였다. 또한 컴퓨터 전공자가 아닌 일반 독자들도 이해하기 용이하도록 디지털 논리회로 관련 기술들에 관한 핵심 내용들을 중심으로 요약하여 설명하려 노력하였으며 서술적 표현 대신에 표와 그림을 활용함으로써 독자들로 하여금 보다 빠르게 이해할 수 있도록 하였다.

머리말



1 디지털 이해

1.1. 디지털 개념

1.2. 디지털 데이터의 표현

1.3. 디지털 논리회로

1.4. A/D 변환기



2 수의 체계

2.1. 개요

2.2. 10진수

2.3. 2진수

2.4. 8진수와 16진수

2.5. 진법 연산

2.6. 컴퓨터의 음수 표현

2.7 보수에 의한 감산



3 정보의 코드화

3.1. 코드화의 개념

3.2. BCD 코드

3.3. 그레이 코드

3.4. 에러 검출 코드

3.5 에러 정정 코드

3.6. 알파뉴메릭 코드



4 논리 게이트

4.1. 논리게이트 개요

4.2. NOT 게이트

4.3. 버퍼 게이트

4.4. AND 게이트

4.5. NAND 게이트

4.6. OR 게이트

4.7. NOR 게이트

4.8. XOR 게이트

4.9. XNOR 게이트

4.10. 정논리와 부논리

4.11. 게이트의 전기적 특성



5 부울 대수

5.1. 부울 논리식의 표현

5.2. 부울 대수의 규칙과 법칙

5.3. 논리회로의 부울 함수 변환

5.4. 부울 대수의 표현 기법

5.5. 부울 함수의 표현



6 카르노 맵을 이용한 부울 함수의 간략화

6.1. 카르노 맵 개요

6.2. 2변수 카르노 맵

6.3. 3변수 카르노 맵

6.4. 4변수 카르노 맵

6.5. 선택적 카르노 맵

6.6. don't care 조건의 간략화

6.7. 5변수 카르노 맵

6.8. XOR 함수에 대한 카르노 맵



7 조합 논리회로

7.1. 조합 논리회로 개요

7.2. 조합 논리회로 해석

7.3. 조합 논리회로 설계

7.4. 반 가산기와 전 가산기

7.5. 반 감산기와 전 감산기

7.6. NAND와 NOR 논리회로

7.7. 코드 변환 논리회로

7.8. 패리티 발생 및 검사 회로

7.9. 크기 비교기



8 조합 논리회로 응용

8.1. 조합 논리회로 응용 개요

8.2. 2진 가산기

8.3. 디코더

8.4. BCD－7세그먼트(segment) 디코더

8.5. 인코더

8.6. 멀티플렉서(MUX: multiplexer)

8.7. 디멀티플렉서(DEMUX: demultiplexer)

8.8. 프로그램 논리장치



9 순차 논리회로

9.1. 개요

9.2. 비동기식 플립플롭

9.3. 동기식 플립플롭

9.4. 플립플롭의 주요 특성



10 순차 논리회로 해석 및 설계

10.1. 순차 논리회로 해석

10.2. 플립플롭의 여기표

10.3. 순차 논리회로 설계



11 카운터

11.1. 카운터 개요

11.2. 비동기식 카운터

11.3. 동기식 카운터



12 레지스터

12.1. 레지스터 개요

12.2. 병렬입력－병렬출력 레지스터

12.3. 직렬입력－직렬출력 레지스터

12.4. 직렬입력－병렬출력 레지스터

12.5. 병렬입력－직렬출력 레지스터

12.6. 레지스터 사이의 데이터 전송

12.7. 양방향 시프트 레지스터

12.8. 범용 시프트 레지스터

12.9. 시프트 레지스터의 응용



13 메모리Memory

13.1. 메모리 개요

13.2. ROM

13.3. RAM



참고문헌



찾아보기

오창환 저자 오창환은

고려대학교 전자공학 학사

고려대학교 공학대학원 석사

일본 오사카대학교 정보공학 박사

한국전자통신연구원 책임연구원

광주과학기술원 연구교수

(주)네트리 대표이사

현) 『전기연감』 집필위원한국대학신문 논설위원서울사이버대학교 컴퓨터정보통신학과 교수



『컴퓨터 구조』(2006)

『데이터베이스 기초』(2008)

『세상을 바꾸는 IT 100선』(2008)

『ZigBee 개발 핸드북』(번역서, 2009)

『데이터통신』(2010)

『인간과 컴퓨터 이해』(2011)

『유비쿼터스 이해』(2012)

『디지털 3.0 시대의 상식 사전』(2012)

Priority Control ATM for Switching Systems, IEICE Trans. on Communications, Oh C.H., Murata M., and Miyahara

Circuit Emulation Technique in ATM Networks, IEICE Trans. on Communications, Oh C.H., Murata M., and Miyahara

Performance Enhancement of Mobile IP by Reducing Out－of－Sequence Packets Using Priority Scheduling, IEICE Trans. on Communications, Lee D.W., Hwang G.Y., Oh C.H.