FPGA 설계 및 실습
Vivado 환경하에서 Verilog를 이용한
Regular price
$21.35
Sale price
Regular price
✈️
Estimated delivery date 예상 배송일
Standard Shipping
불러오는 중...
주문일로부터 8-12 영업일
Express Shipping
불러오는 중...
주문일로부터 6-8 영업일
이 교재는 1장과 2장에서는 Xilinx사의 Vivado툴에 설치와 사용에 대해서 설명하였고, 3장에서 7장까지는 기본적인 조합 논리 회로의 설계 및 구현, 8장에서 11장까지는 기본적인 순차 논리회로의 설계 및 구현에 대해서 설명하였습니다. 마지막으로 부록에서는 ㈜리버트론의 FPGA Starter Kit III의 사용자 매뉴얼을 첨부하였습니다. 이 교재의 내용을 따라 실습을 진행한 독자들은 Verilog HDL의 모델링 모델부터FPGA 구현 및 검증에 이르는 전체 과정을 스스로 할 수 있는 능력을 갖추게 될 것이라 생각됩니다.
Couldn't load pickup availability
출판사 리뷰
출판사 리뷰
목차
목차
PART 1 Vivado 소프트웨어의 설치와 사용
CHAPTER 1 Vivado 소프트웨어의 설치
1.1 설치 파일 다운로드
1.2 설치 파일 실행
1.3 License 파일 설치
CHAPTER 2 Vivado 소프트웨어의 사용
2.1 프로젝트의 생성
2.2 소스 코드의 입력 및 설계
2.3 소스 코드의 시뮬레이션
2.4 소스 코드의 합성(Synthesis)
2.5 FPGA Starter Kit III 개요
2.6 Constraints 파일의 생성
2.7 Bit 파일 생성 및 프로그램
PART 2 디지털 논리 회로 설계
CHAPTER 3 반가산기
CHAPTER 4 전가산기
CHAPTER 5 디코더와 인코더
CHAPTER 6 멀티플렉서와 디멀티플렉서
CHAPTER 7 n비트 가산기
PART 3 순차 논리 회로 설계
CHAPTER 8 분주 회로
CHAPTER 9 무어 머신
CHAPTER 10 밀리 머신
CHAPTER 11 Up-down 계수기
PART 4 디지털 시스템 설계
CHAPTER 12 신호등 제어기의 설계
CHAPTER 13 디지털 시계의 설계
APPENDIX FPGA Starter Kit III User Namual
CHAPTER 1 Vivado 소프트웨어의 설치
1.1 설치 파일 다운로드
1.2 설치 파일 실행
1.3 License 파일 설치
CHAPTER 2 Vivado 소프트웨어의 사용
2.1 프로젝트의 생성
2.2 소스 코드의 입력 및 설계
2.3 소스 코드의 시뮬레이션
2.4 소스 코드의 합성(Synthesis)
2.5 FPGA Starter Kit III 개요
2.6 Constraints 파일의 생성
2.7 Bit 파일 생성 및 프로그램
PART 2 디지털 논리 회로 설계
CHAPTER 3 반가산기
CHAPTER 4 전가산기
CHAPTER 5 디코더와 인코더
CHAPTER 6 멀티플렉서와 디멀티플렉서
CHAPTER 7 n비트 가산기
PART 3 순차 논리 회로 설계
CHAPTER 8 분주 회로
CHAPTER 9 무어 머신
CHAPTER 10 밀리 머신
CHAPTER 11 Up-down 계수기
PART 4 디지털 시스템 설계
CHAPTER 12 신호등 제어기의 설계
CHAPTER 13 디지털 시계의 설계
APPENDIX FPGA Starter Kit III User Namual
저자
저자
김경기
Payment & Security
Payment methods
Your payment information is processed securely. We do not store credit card details nor have access to your credit card information.
