디지털시스템 설계 및 응용 with Verilog HDL(따라하면서 배우는)

PART 01

Chapter 1. Verilog HDL

1-1 Verilog HDL이란?

1-2 Verilog HDL 설계 개념

1-3 Verilog HDL 설계 과정



Chapter 2. 설계 도구 설치 및 사용방법

2-1 Quartus Prime 및 ModelSim 설치

2-2 Quartus Prime 사용 방법

2-3 ModelSim-Altera를 이용한 시뮬레이션

2-4 ModelSim을 이용한 설계 및 시뮬레이션

2-5 연습문제



Chapter 3. Verilog HDL의 기본 문법

3-1 모듈과 테스트벤치

3-2 어휘요소, 자료형, 벡터와 배열, 연산자

3-3 Verilog의 추상화 수준 모델링 방법

3-4 구조적 모델링

3-5 효율적인 Verilog 코딩

3-6 연습문제



PART 02

Chapter 4. 조합회로 모델링

4-1 기본 논리 게이트(Basic Logic Gate)

4-2 전가산기(Full Adder)

4-3 멀티플렉서(Multiplexer)

4-4 산술 논리 장치(ALU)

4-5 인코더(Encoder)

4-6 디코더(Decoder)

4-7 BCD-7세그먼트 디코더(BCD-7Segment Decoder)

4-8 연습문제



Chapter 5. 순차회로 모델링

5-1 플립플롭(Flip-Flop)

5-2 시프트 레지스터(Shift Register)

5-3 카운터(Counter)

5-4 주파수 분주기(Frequency Divider)

5-5 7세그먼트 동적 디스플레이(7-Segment Dynamic Display)

5-6 유한상태머신(FSM) 회로

5-7 연습문제



Chapter 6. 응용 시스템 설계

6-1 푸시 스위치에 의한 입력

6-2 Text LCD 디스플레이

6-3 UART 통신

6-4 SRAM 설계

6-5 연습문제



부록

찾아보기

최훈