전산 리소그라피 레이아웃 최적화

1장 개요
1.1 IC 설계 흐름 및 설계 도구
1.1.1 집적 회로 설계 프로세스
1.1.2 설계 도구(EDA 도구)
1.1.3 디자인 방법 소개
1.2 집적 회로 제조 공정
1.3 제조 가능성 검사 및 설계-제조 협업 최적화
1.3.1 제조 가능성 검사(DFM)
1.3.2 설계 및 제조 기술의 협업 최적화(DTCO)
이 장의 참조 사항


2장 집적 회로 물리적 설계
2.1 디자인 인
2.1.1 프로세스 디자인 키트의 구성 요소
2.1.2 표준 단위
2.1.3 디자인 인 프로세스
2.1.4 표준 장치 유형 선택 및 IP 목록
2.2 레이아웃 및 전원 계획
2.2.1 칩 면적 계획
2.2.2 전력 네트워크 설계
2.2.3 SRAM, IP, 포트 배포
2.2.4 저전력 소비 설계 및 일반 전력 소비 형식 가져오기
2.3 레이아웃
2.3.1 모듈 제약 조건 유형
2.3.2 혼잡
2.3.3 패턴 밀도
2.3.4 라이브러리 상호 교환 형식 최적화
2.3.5 래치의 위치 분포
2.3.6 유용한 클럭 스큐 사용
2.4 클럭 트리 합성
2.4.1 CTS 사양 소개
2.4.2 클럭 트리 레벨
2.4.3 클럭 트리 유닛 선택 및 분배 제어
2.4.4 클록 트리 생성 및 최적화
2.5 배선
2.5.1 색다른 디자인 규칙
2.5.2 쉴드
2.5.3 안테나 효과
2.6 사인오프
2.6.1 정적 타이밍 분석
2.6.2 전력 소비
2.6.3 물리적 검증
이 장의 참조 사항

3장 리소그라피 모델
3.1 본 광학 이미징 이론
3.1.1 고전적인 회절 이론
3.1.2 아베의 이미징 이론
3.2 리소그라피 광학 이미징 이론
3.2.1 포토리소그라피 시스템의 광학적 특성
3.2.2 포토리소그라피 이미징 이론
3.3 포토레지스트 모델
3.3.1 포토레지스트 임계값 모델
3.3.2 포토레지스트 물리적 모델
3.4 리소그라피 광학 이미징의 평가 지표
3.4.1 중요한 차원과 그 균일성
3.4.2 콘트라스트 비율 및 이미지 로그 기울기
3.4.3 마스크 오류 개선 계수
3.4.4 초점 깊이 및 프로세스 창
3.4.5 프로세스 변동 대역(PV 대역)
이 장의 참조 사항

4장 해상도 향상 기술
4.1 기존의 해상도 향상 기술
4.1.1 비등축 조명 노광
4.1.2 위상 편이 (시프트) 마스크
4.2 멀티 그래픽 기술
4.2.1 이중 및 다중 리소그라피
4.2.2 자동 정렬 듀얼 및 다중 그래픽 이미징 기술
4.2.3 절단 기술
4.3 광학 근접 효과 보정 기술
4.3.1 RB-OPC 및 MB-OPC
4.3.2 저해상도 보조 그래픽 추가
4.3.3 리버스 리소그라피
4.3.4 OPC 기술의 산업화 적용
4.4 광원-마스크 공동 최적화 기술
4.4.1 SMO 기술 개발의 역사 및 기본 원칙
4.4.2 SMO 기술의 산업적 적용
이 장의 참조 사항

5장 에칭 효과 보정
5.1 에칭 효과 보정 프로세스
5.2 에칭 효과의 규칙 기반 보정
5.2.1 에칭 효과 보정을 위한 규칙 기반 접근 방식
5.2.2 에칭 효과에 대한 규칙 기반 보정의 한계
5.3 에칭 효과의 모델 기반 보정
5.3.1 에칭 공정 모델링
5.3.2 에칭 효과에 대한 모델 기반 보정 개요
5.3.3 에칭 모델의 제한 사항
5.4 EPC 수정 전략
5.5 비 전통적인 에칭 효과 보정 프로세스
5.5.1 새로운 MBRT 에칭 효과 보정 프로세스
5.5.2 식각 효과 보정 및 리소그라피 솔루션의 공동 최적화
5.6 머신러닝 기반 에칭 효과 보정
5.6.1 인공 신경망 기반 에칭 편차 예측
5.6.2 에칭 근접 효과 보정 알고리즘
5.6.3 머신 러닝 기반 식각 편향 예측 모델 예시
이 장의 참조 사항


6장 제조 가능성을 고려한 설계
6.1 DFM의 의미와 확장성
6.1.1 DFM의 의미
6.1.2 DFM의 범위
6.2 레이아웃의 견고성 강화하기
6.2.1 중요 영역 그래픽 분석(CAA)
6.2.2 접촉 신뢰성 향상
6.2.3 게이트 길이 및 폭 변화가 디바이스 성능에 미치는 영향 줄이기
6.2.4 레이아웃 견고성에 대한 점수 모델
6.3 리소그라피 공정과 관련된 DFM
6.3.1 레이아웃의 제조 가능성 평가를 위한 공정 변동 대역폭(PV-band) 사용
6.3.2 집계 깊이를 사용하여 플레이트의 제조 가능성 평가하기
6.3.3 리소그라피 불량 지점에 대한 채점 시스템(채점 시스템)
6.3.4 리소그라피 친화적인 디자인
6.3.5 통합 레이아웃 및 마스크 시뮬레이션
6.4 CMP 프로세스와 관련된 DFM
6.4.1 CMP의 프로세스 결함 및 시뮬레이션
6.4.2 CMP 프로세스 친화적인 레이아웃 디자인
6.4.3 여분의 금속으로 채우기(더미 채우기)
6.4.4 어려운 그래픽 피하기
6.5 DFM의 개발 및 설계 프로세스와의 통합
6.5.1 전체 프로세스를 위한 DFM
6.5.2 DFM 툴과 설계 프로세스와의 통합
6.6 장치 신뢰성을 위한 설계(DFR)
6.6.1 장치 성능과 관련된 DFR
6.6.2 구리 인터커넥트와 관련된 DFR
6.7 설계 기반 측정 및 DFM 결과의 검증
6.7.1 설계 기반 측정(DBM)
6.7.2 DFM 규칙의 효과성 평가
이 장의 참조 사항

7장 협업 설계 및 프로세스 최적화
7.1 프로세스 수립 과정에서의 DTCO
7.1.1 다양한 기술 노드에 대한 DTCO의 진화 [1]
7.1.2 장치 구조 탐색
7.1.3 설계 규칙 최적화
7.1.4 표준 셀 라이브러리용 DTCO
7.2 설계 과정에서의 DTCO
7.2.1 설계 및 프로세스 관련성을 고려한 물리적 설계 방법
7.2.2 배선의 DTCO 고려
7.2.3 다이 흐름 이전의 DTCO
7.3 레이아웃 기반 수율 분석 및 불량 지점 감지를 위한D TCO
7.3.1 수율에 영향을 미치는 중요한 그래픽 감지
7.3.2 플레이트 기반 불량점 검출
이 장의 참조 사항

웨이야이