디지털 논리설계와 컴퓨터 구조 Risc-V edition

Chapter 1 0에서 1까지
1.1 게임 전략
1.2 복잡성 관리 기술
1.3 디지털 추상화
1.4 수의 체계
1.5 논리 게이트
1.6 디지털 추상화의 하부
1.7 CMOS 트랜지스터*
1.8 소비 전력*
1.9 이 장의 요약 및 다음 장 미리보기
연습문제

Chapter 2 조합 논리 회로
2.1 서론
2.2 부울 방정식(BOOLEAN EQUATIONS)
2.3 부울 대수(Boolean algebra)
2.4 논리 게이트 형식
2.5 다단계 조합 논리
2.6 X's와 Z's
2.7 카르노 맵(Karnaugh Maps)
2.8 조합 빌딩 블록(COMBINATIONAL BUILDING BLOCKS)
2.9 타이밍
2.10 요약
연습문제

Chapter 3 순차 논리 회로
3.1 서론
3.2 래치(latches)와 플립플롭(flip-flop)
3.3 동기식 논리 설계
3.4 유한 상태 머신
3.5 순차 논리의 타이밍
3.6 병렬처리
3.7 요약
연습문제

Chapter 4 하드웨어 기술 언어
4.1 서론
4.2 조합 논리
4.3 구조적 모델링
4.4 순차 논리
4.5 더 많은 조합 논리
4.6 유한 상태 기계
4.7 자료형
4.8 매개 변수화된 모듈*
4.9 테스트벤치
4.10 요약
연습문제

Chapter 5 디지털 빌딩 블록
5.1 서론
5.2 산술 회로
5.3 수 체계
5.4 순차 빌딩 블록
5.5 메모리 배열
5.6 논리 배열
5.7 요약
연습문제

Chapter 6 구조
6.1 소개
6.2 어셈블리어
6.3 프로그래밍
6.4 기계어
6.5 조명, 카메라, 액션: 컴파일, 어셈블, 로드*
6.6 기타 주제들*
6.7 RISC-V 구조의 진화
6.8 또 다른 관점: x86 구조
6.9 요약
연습문제

Chapter 7 마이크로아키텍처
7.1 서론
7.2 성능 해석
7.3 단일 사이클 프로세서(Single-Cycle Processor)
7.4 다중 사이클 프로세서
7.5 파이프라인 프로세서
7.6 HDL 표현
7.7 향상된 마이크로아키텍처
7.8 현실 세계의 전망: RISC-V 마이크로아키텍처의 진화*
7.9 요약
연습문제

Chapter 8 Memory Systems
8.1 개요
8.2 메모리 시스템 성능 분석
8.3 캐시
8.4 가상 메모리
8.5 요약
연습문제

Appendix A 디지털 시스템 구현
Appendix B RISC-V 명령어 세트 요약
Appendix A C 프로그래밍
Further Reading
찾아보기

Sarah Harris