CMOS 아날로그회로 설계 스튜디오

제1장 MOSFET DC 해석과 바이어스 설계
1.1 도입
1.2 바이어스 회로
Design Problem 1.1 NMOS 바이어스 회로
Design Problem 1.2 PMOS 바이어스 회로 설계
1.3 전류 미러
Design Problem 1.3 NMOS 다이오드 접속 트랜지스터 설계
Design Problem 1.4 NMOS 전류 미러 설계
Design Problem 1.5 PMOS 다이오드 접속 트랜지스터 설계
Design Problem 1.6 PMOS 전류 미러 설계
1.4 4-저항 바이어스 네트워크
Design Problem 1.7 4-저항 바이어스 네트워크 설계
1.5 차동 증폭기(Differential Amplifier)
Design Problem 1.8 NMOS 차동 증폭기 설계
Design Problem 1.9 전류 미러로 바이어스된 차동 증폭기 설계
요약


제2장 저항 부하 MOSFET 증폭기
2.1 도입
2.2 공통 소스 증폭기
Design Studio 2.1 공통 소스 증폭기 설계
Design Studio 2.2 전원 스케일링 공통 소스 증폭기 설계
2.3 소스 퇴화 공통 소스 증폭기
Design Studio 2.3 소스 퇴화 공통 소스 증폭기 설계
2.4 공통 게이트 증폭기
Design Studio 2.4 공통 게이트 증폭기 설계
2.5 소스 팔로워
Design Studio 2.5 소스 팔로워 설계
2.6 캐스코드 증폭기
Design Studio 2.6 캐스코드 증폭기 설계
2.7 차동 증폭기
Design Studio 2.7 이상적인 전류원으로 바이어스된 차동 증폭기 설계
Design Studio 2.8 전류 미러로 바이어스된 차동 증폭기 설계
요약

제3장 CMOS 증폭기
3.1 도입
3.2 공통 소스 증폭기
Design Studio 3.1 이상적인 전류원 부하의 공통 소스 증폭기 설계
Design Studio 3.2 CMOS 공통 소스 증폭기 설계
3.3 공통 게이트 증폭기
Design Studio 3.3 이상적인 전류원 부하의 공통 게이트 증폭기
3.4 캐스코드 증폭기
Design Studio 3.4 이상적인 전류원 부하의 캐스코드 증폭기 설계
3.5 CMOS 캐스코드 증폭기
Design Studio 3.5 기본 전류 미러 부하의 CMOS 캐스코드 증폭기 설계
Design Studio 3.6 캐스코드 전류 미러 부하의 CMOS 캐스코드 증폭기 설계
3.6 NMOS 소스 팔로워
Design Studio 3.7 NMOS 소스 팔로워 설계
요약

제4장 CMOS 차동 증폭기와 연산 증폭기
4.1 도입
4.2 차동 증폭기
Design Studio 4.1 CMOS 완전 차동 증폭기 설계
Design Studio 4.2 CMOS 차동 입력 - 단동 출력 증폭기 설계
4.3 연산 증폭기
Design Studio 4.3 2단 CMOS 연산 증폭기 설계
Design Studio 4.4 2단 CMOS 연산 증폭기의 슬루율 성능 평가
Design Studio 4.5 폴디드 캐스코드 CMOS OTA 설계
요약

Appendix A Getting Started with ADS
A.1 Workspace와 Schematic 생성
A.2 Schematic 작성
A.3 DC 시뮬레이션
A.4 NETLIST INCLUDE: MOSFET 회로 모델 설정

Appendix B ADS as a Design Tool
B.1 Parameter Sweep: 설계 공간 탐색
B.2 Example: MOSFET Curve Tracer
B.3 Data Display Window: 설계 자동화 도구
B.4 Operating Point Extraction
B.5 AC 시뮬레이션: 주파수 응답 분석
B.6 AC 시뮬레이션 결과 해석
Summary
Appendix Exercise - ADS 실습

Appendix C MOSFET의 내부 커패시턴스 모델링
C.1 다단자 전하 모델
C.2 전하량 보존
C.3 부호 규약
C.4 커패시턴스 행렬
C.5 자기 커패시턴스
C.6 CS 증폭기의 입력 커패시턴스
C.7 CS 증폭기의 출력 커패시턴스
C.8 BSIM3 모델과의 연결

Appendix D 반복설계 스크립트
D.1 공통 게이트 증폭기 반복 설계 스크립트
D.2 소스 팔로워 반복 설계 스크립트
D.3 캐스코드 증폭기 반복 설계 스크립트

Appendix E 테스트벤치 구성: Hierarchy 기능
E.1 ADS Schematic 정리
E.2 Create Hierarchy…
E.3 연산 증폭기 심볼 편집
E.4 SR 성능 평가용 테스트벤치 구성

조영식 한양대학교 전자통신공학과에서 1996년과 1998년에 각각 공학사와 공학석사 학위를 취득했고, 2010년에 미국 미네소타 주의 미니애폴리스에 있는 University of Minnesota, Twin Cities의 Electrical Engineering전공으로 공학박사 (Doctor of Philosophy, PhD) 학위를 취득했다. 그는 현재 전북 익산 소재 원광대학교 창의공과대학 전자공학과에서 교수로 재직 중이다.
1998년부터 2004년까지 SK Telecom 전략기획본부와 자회사 SK Teletech의 중앙연구소에서 총 6년 7개월 동안 CDMA 핸드폰의 RF 송수신기와 안테나 개발에 참여하여 7개의 신규 모델을 국내외 시장에 출시하였다.
그의 연구 관심 분야는 마이크로파와 밀리미터파 회로 설계, 실리콘 미세가공 (silicon micromachining)기술, RF MEMS, MEMS biosensor 개발 등이다.